西門子發(fā)布下一代全面硬件輔助驗(yàn)證系統(tǒng)

　　日前，西門子數(shù)字化工業(yè)軟件宣布推出下一代Veloce™ 硬件輔助驗(yàn)證系統(tǒng)，可以快速驗(yàn)證高度復(fù)雜的下一代集成電路(IC)設(shè)計(jì)。該系統(tǒng)是完整的集成式解決方案，將虛擬平臺、硬件仿真和FPGA原型驗(yàn)證技術(shù)融于一身，為應(yīng)用硬件輔助驗(yàn)證的新方法奠定了堅(jiān)實(shí)基礎(chǔ)。
 

　　Veloce硬件輔助驗(yàn)證系統(tǒng)中的新產(chǎn)品包括：
 

　　用于虛擬平臺/軟件激活驗(yàn)證的Veloce HYCON(HYbrid CONfigurable)。Veloce HYCON提供了一種創(chuàng)新技術(shù)，能夠幫助客戶為其下一代SoC(System-on-Chip)設(shè)計(jì)和部署復(fù)雜的混合仿真系統(tǒng)。
 

　　Veloce Strato+ — Veloce Strato硬件仿真器的容量升級版本。憑借可擴(kuò)展至150億門電路的能力，Veloce Strato+不僅具備業(yè)內(nèi)較高的總處理容量，同時(shí)能夠?qū)⑵渑c較快的協(xié)同模型帶寬和可見性速度相結(jié)合，發(fā)揮最大功用。
 

　　Veloce Primo企業(yè)級FPGA原型驗(yàn)證系統(tǒng)。這是一款自主研發(fā)的企業(yè)原型設(shè)計(jì)解決方案，其結(jié)合了業(yè)界運(yùn)行性能與快速的原型起動。
 

　　Veloce proFPGA桌面FPGA原型驗(yàn)證系統(tǒng)。Veloce proFPGA系列產(chǎn)品采用模塊化的容量方案，可以根據(jù)不同的容量需求提供相應(yīng)的可擴(kuò)展性。
 

　　此次發(fā)布的系統(tǒng)高度集成，為硬件輔助驗(yàn)證方法的發(fā)展方向設(shè)立了新標(biāo)準(zhǔn)。該系統(tǒng)可以簡化并優(yōu)化驗(yàn)證周期，同時(shí)能夠降低驗(yàn)證成本，以此將硬件、軟件和系統(tǒng)驗(yàn)證的智能數(shù)字化提至更高水平。
 

　　這種無縫管理驗(yàn)證周期方法強(qiáng)調(diào)在驗(yàn)證周期的早期階段去運(yùn)行市場特定的實(shí)際工作負(fù)載、框架和基準(zhǔn)測試，以進(jìn)行功耗和性能分析。通過這樣的方式，客戶可以在開發(fā)初期構(gòu)建虛擬的 SoC 模型并進(jìn)行整合，在Veloce Strato+ 上運(yùn)行實(shí)際的固件和軟件，從而深入了解硬件的最低層。隨后，客戶可以將相同的設(shè)計(jì)轉(zhuǎn)移到Veloce Primo中，以更接近實(shí)際系統(tǒng)的速度運(yùn)行，藉此驗(yàn)證軟件/硬件接口并執(zhí)行應(yīng)用程序級軟件。為了使這種方法盡可能高效，Veloce Strato+和Veloce Primo使用相同的RTL、相同的虛擬驗(yàn)證環(huán)境、相同的交易器(transactor)和模型，能夠最大限度地重用驗(yàn)證材料、環(huán)境和測試內(nèi)容，進(jìn)而為無縫方法的實(shí)施提供必要基礎(chǔ)。
 

　　Siemens EDA 高級副總裁兼總經(jīng)理Ravi Subramanian表示：“隨著我們進(jìn)入新的半導(dǎo)體景氣周期，以軟件為中心的SoC設(shè)計(jì)帶來了功能性驗(yàn)證系統(tǒng)的根本改變，以滿足更高需求。下一代Veloce系統(tǒng)應(yīng)運(yùn)而生，這是西門子不斷投資、專注于客戶需求的直接成果，現(xiàn)在我們可以為客戶提供一個(gè)完整的集成系統(tǒng)，為未來十年制定了清晰的技術(shù)路線圖。此次產(chǎn)品的發(fā)布標(biāo)志著我們正在建立新的系統(tǒng)標(biāo)準(zhǔn)，使其能夠滿足計(jì)算、存儲、人工智能/機(jī)器學(xué)習(xí)、5G、網(wǎng)絡(luò)和汽車等不同行業(yè)的驗(yàn)證要求?！?br />  

　　Veloce硬件輔助驗(yàn)證系統(tǒng)得到擴(kuò)展的關(guān)鍵所在
 

　　芯片、系統(tǒng)和軟件設(shè)計(jì)方面的創(chuàng)新，使得Veloce Strato+ 實(shí)現(xiàn)了2017年推出Veloce Strato平臺時(shí)發(fā)布的容量路線圖。由于全新專有的 2.5D 芯片 — Crystal 3+ 的創(chuàng)新設(shè)計(jì)與制造，使系統(tǒng)容量比之前的 Veloce Strato 系統(tǒng)提高了1.5倍。這一創(chuàng)新使Veloce Strato+ 能夠以 150 億門電路的容量占據(jù)仿真市場地位，這是當(dāng)今市場上比較高的有效容量，現(xiàn)已被多家 Veloce Strato+ 客戶采用。
 

　　AMD企業(yè)院士兼方法架構(gòu)師Alex Starr表示：“AMD在晶片驗(yàn)證和確認(rèn)解決方案中采用了Veloce仿真平臺。我們開發(fā)的高性能設(shè)計(jì)需要使用可擴(kuò)展、可靠、創(chuàng)新的仿真解決方案，我們十分高興能夠與西門子合作，在AMD率先部署大容量Veloce Strato+系統(tǒng)。此外，我們也非常高興看到我們第二代和第三代AMD EPYC™ 處理器可以用于Veloce Strato和Veloce Strato+平臺。這兩個(gè)處理器系列的高性能可以為Veloce生態(tài)系統(tǒng)及包括AMD在內(nèi)的客戶帶來更高的設(shè)計(jì)生產(chǎn)力?！?br />  

　　Veloce Strato系統(tǒng)還增加了AMD EPYC™ 7003系列作為合資格處理器，這些新處理器可以作 Veloce Strato系統(tǒng)的運(yùn)行主機(jī)和協(xié)同模型主機(jī)。
 

　　Veloce Primo和Veloce proFPGA是目前業(yè)界強(qiáng)大、通用的FPGA原型解決方案。企業(yè)級FPGA原型系統(tǒng)Veloce Primo可提供出色的性能，容量能夠擴(kuò)展至320個(gè)FPGA，并在軟件工作負(fù)載、設(shè)計(jì)模型和前端編譯技術(shù)方面，采用與 Veloce Strato一致的工作模型。這種硬件仿真和原型驗(yàn)證之間的基本一致性將有助于降低驗(yàn)證成本，通過使用正確工具將仿真和原型驗(yàn)證彼此互補(bǔ)，可在最短的周期內(nèi)獲得較好結(jié)果。Veloce Primo還支持虛擬(仿真卸載)和ICE(In-Circuit Emulation)使用模型，可在兩種模式下保持準(zhǔn)確的時(shí)鐘比率，實(shí)現(xiàn)高性能。
 

　　Arm 設(shè)計(jì)服務(wù)高級總監(jiān)Tran Nguyen表示：“各行各業(yè)不斷增長的計(jì)算需求意味著更短的上市時(shí)間，西門子的Veloce Primo企業(yè)級FPGA原型解決方案能夠幫助Arm迅速解決設(shè)計(jì)問題，并實(shí)現(xiàn)驗(yàn)證目標(biāo)，使我們的生態(tài)系統(tǒng)可以開發(fā)出基于Arm的高質(zhì)量SoC，從而加速創(chuàng)新步伐?！?br />  

　　賽靈思核心垂直市場高級總監(jiān)Hanneke Krekels表示：“我們很高興看到西門子為FPGA原型驗(yàn)證市場推出Veloce Primo。賽靈思與西門子建立了長期的客戶與合作伙伴關(guān)系，我們業(yè)界Virtex UltraScale+ VU19P 最新設(shè)備可以助力西門子的這款新產(chǎn)品組合實(shí)現(xiàn)優(yōu)秀的可擴(kuò)展性和容量?！?br />  

　　西門子同時(shí)與Pro Design簽訂了一項(xiàng)OEM協(xié)議，使Veloce proFPGA為Veloce硬件輔助驗(yàn)證系統(tǒng)提供成熟桌面平臺。Veloce proFPGA 系列產(chǎn)品采用模塊化的容量方案，可采用Intel Stratix 10 GX 10M和 Virtex UltraScale+ VU19P的高端FPGA，滿足從4000萬門到8億門的多種容量擴(kuò)展需求。
 

　　Pro Design首席執(zhí)行官Gunnar Scholl表示：“proFPGA系列的先進(jìn)技術(shù)可為當(dāng)今的人工智能/機(jī)器學(xué)習(xí)、5G和數(shù)據(jù)中心ASIC設(shè)計(jì)的驗(yàn)證工作帶來諸多優(yōu)勢。我們對 FPGA桌面原型設(shè)計(jì)市場的經(jīng)驗(yàn)、見解和策略正在獲得認(rèn)可，我們期待此次與西門子的合作能夠加速雙方在這一領(lǐng)域的市場滲透?！?